我们正在寻找一位技术精湛的高速 IO 建模设计师加入我们的团队。理想的候选人应具有电气或计算机工程（硕士/博士）方面的深厚背景，专注于高速电路建模、统计分析、抖动分析、数字信号处理和信号完整性。成功的候选人将在开发基于芯片的高速通信协议的 IO 性能模型和基于先进封装生成完整的高速链路性能矩阵方面发挥关键作用。
主要职责：
* 为基于芯片的高速通信协议（如 UCIe、AIB 等）开发 IO 性能模型（Tx、Rx）。
* 通过将 IO 性能模型与先进的封装互连相结合，创建完整的高速链路模型。
* 生成全面的高速链路性能矩阵，考虑各种参数，例如技术节点、面积、延迟、功率、通道数、微凸块间距和数据速率频率。
* 与跨职能团队合作，确保 IO 性能模型成功集成到整体系统设计中。
* 开发参数化的 PDN 模型，熟练分析 SI 和 PI 仿真
* 随时了解高速 IO 建模技术的最新进展，并应用这些知识来改进现有模型并开发新的模型。
–
所需资格：
* 拥有电气或计算机工程硕士学位并具备 2 年以上相关经验，或拥有电气或计算机工程博士学位并具备 1 年以上相关经验。
* 深入了解封装/互连/IO 建模、统计分析、抖动分析、数字信号处理和信号完整性。
* 具有高速 IO（例如 AIB、AXI、UCIe）混合信号电路设计经验。
* 熟练使用 Keysight ADS 进行 IBIS-AMI 规范和模型创建。
* 具备以下一项或多项编程和脚本编写技能：Python、Perl、C/C++、TCL 或 AEL。
优先资格：
* 能够使用行业标准工具/方法开发和实施高速 IO 性能模型。
* 具有先进封装技术及其对高速链路性能的影响的经验。
* 强大的解决问题的能力和创造性思维能力来克服技术挑战。
* 出色的沟通和协作能力，能够在团队环境中有效地工作。
